The Senior Test Engineer must have the ability to be part of a focused, high-energy team that works collaboratively in a demanding environment to solve challenging issues to ensure excellent reliability of a complex, cutting-edge system provided by industry leading silicon design companies.
The Senior Test Engineer be disciplined in building modular, sustainable Hardware diagnostic solutions that use automation to enable user friendly interfaces and output that is human readable and ready for import into automated test tracking and metrics dashboards.
You must be able to drive solutions from rough requirements, be innovative, and work cross-functionally and with contract manufacturers to achieve team goals. You must be proficient in Python, know how to read board schematics, have designed board functional tests, have worked with testing ASICs, and have a mindset to level up Production test processes.
The ideal candidate should also be a self-starter that intuitively understands how to find solutions to complex problems given a set of constraints.
Position reports to: Director of Test Engineering
Location: Primarily Guadalajara, Mexico in Cadence office or assigned local partner contract manufacturer sites, or any other locations as assigned or instructed by the Company.
Responsibilities will include, but not be limited to the following:
Interface with CMs and Production Engineers to setup and support automated system testing and board Test Cells.
Extend the Company’s automated tests platform and assist in next gen improvements including adding a GUI for test execution and result review.
Maintain and extend functional diagnostics and APIs using modular design to test HW.
Maintain and extend automation of Linux workstation setup.
Requirements:
BA/BS degree or equivalent degree in Computer Science or Electrical Engineering
Excellent communication and documentation skills
Python scripting skills and knowledge of Unix/Linux and shell scripting
Familiarity and previous experience with SERDES, ASICs, FPGAs, DDR3/4, I2C, SPI, ENET switches and devices, Optics, PCIE, board management controllers
Experience Using AI coding agents: Claude Code, Cursor, Github Copilot, Codex or equivalent.
Highly Desirable Knowledge/Experience:
Previous experience with liquid cooled computer systems.
Previous experience with high density Optical and Network test processes including Infiniband and RoCE V2.
Previous experience with testing of high-density press-fit backplanes.
Comfortable with Linux environment: admin level tools, and software development tools, scripts.
Ingeniero de pruebas sénior
El ingeniero de pruebas sénior debe tener la capacidad de formar parte de un equipo enfocado y enérgico que trabaje en colaboración en un entorno exigente para resolver problemas desafiantes a fin de garantizar la excelente confiabilidad de un sistema complejo y de vanguardia proporcionado por compañías de diseño de silicio líderes en la industria.
El ingeniero sénior de pruebas debe estar instruido en la creación de soluciones de diagnóstico de hardware modulares y sostenibles que utilicen la automatización para permitir interfaces y resultados fáciles de usar que sean legibles por humanos y estén listos para importarse a paneles de métricas y seguimiento de pruebas automatizados.
Debe ser capaz de impulsar soluciones de requisitos difíciles, ser innovador y trabajar de manera interfuncional y con fabricantes contratados para lograr los objetivos del equipo. Debe tener un buen domino de Python, saber leer los diagramas esquemáticos de placa, haber diseñado pruebas funcionales de placa, haber trabajado con pruebas ASIC y tener una mentalidad de subir el nivel de los procesos de prueba de producción.
El candidato ideal también debe ser un emprendedor que comprenda intuitivamente cómo encontrar soluciones a problemas complejos dada una serie de limitaciones.
El puesto es subordinado directo de: Director de Ingeniería de pruebas
Ubicación: principalmente en Guadalajara, México, en la oficina de Cadence o en los sitios del fabricante por contrato asociado local asignado, o en cualquier otra ubicación asignada o indicada por la Compañía.
Las responsabilidades incluyen, entre otras, las siguientes:
Interactuar con fabricantes contratados e ingenieros de Producción para configurar y respaldar pruebas de sistemas automatizados y celdas de prueba de placa.
Extender la plataforma de pruebas automatizadas de la Compañía y ayudar en las mejoras de próxima generación, incluida la adición de una interfaz gráfica de usuario (graphical user interface, GUI) para la ejecución de pruebas y la revisión de resultados.
Mantener y extender los diagnósticos funcionales y las interfaces de programación de aplicaciones (Application Programming Interface, API) utilizando un diseño modular para probar hardware (HW).
Mantener y extender la automatización de la configuración de la estación de trabajo Linux.
Requisitos:
Licenciatura o título equivalente en Ciencias Informáticas o Ingeniería Eléctrica
Excelentes habilidades de comunicación y documentación
Habilidades y conocimiento de secuencias de comandos de Python de Unix/Linux y shell scripting
Conocimiento y experiencia previa con SERDES, ASIC, FPGA, DDR3/4, I2C, SPI, dispositivos e interruptores ENET, software de diseño óptico, PCIE, controladores de gestión de placa
Conocimientos/experiencia sumamente convenientes:
Experiencia previa con sistemas informáticos de refrigeración líquida.
Experiencia previa con procesos de prueba óptica y de red de alta densidad, incluidos Infiniband y ROCE V2.
Experiencia previa con pruebas de conectores de panel posterior de alta densidad de ajuste a presión.
Sentirse cómodo con el entorno de Linux: herramientas de nivel de administrador y herramientas de desarrollo de software, secuencias de comandos.
Cadence Design SystemsGuadalajaraExtend the Company’s automated tests platform and assist in next gen improvements including adding a GUI for test execution and result review.…30d+
ALTENCiudad de MéxicoTítulo y Cédula profesional deIngeniería en sistemas computaciones, desarrollo de software o carrera afín. Supervisar el versionado de la librería de testing……30d+