Questions on PCIe, CDC, Pipeline
Ingeniero Asic Interview Questions
1,077 ingeniero asic interview questions shared by candidates
State Machine. How to verify a piece of logic.
Design palindrome pattern recognition circuits and verify that circuit.
There weren't any very difficult or unexpected questions.
Name the data hazards
Timing closure. How noise(cross-talk) affect setup/hold? How metal dimension affect timing?
Write verilog code for implementing a NAND gate using a MUX
Write a uvm driver for a simple valid-ready protocol. - When data is available assert the valid - Keep the data stable and valid high until ready is asserted - De-assert the valid once ready is asserted interface if input clk; logic [15:0] Data; logic Valid; logic Ready; endinterface
Explain metastability and crossing between clock domains
Design basic state machines (mealy moore) and give the circuit implementation
Viewing 501 - 510 interview questions
See Interview Questions for Similar Jobs
Ingeniero De Diseño Circuito IntegradoIngeniero Diseño De Sistemas ElectricosIngeniero De Diseño AeroespacialIngeniero Eléctrico De Diseño De TransformadoresTecnología De Ingeniería MecánicaTecnologo De Ingeniería MecánicaIngeniería MecánicaIngeniero De Diseño AsicIngeniero De Diseño De Hardware EléctricoIngeniero De Diseño Electrónico De PotenciaIngeniero VlsiIngeniero De Diseño De Hardware AsicIngeniero De Hardware EléctricoIngeniero Eléctrico En Electrónica De PotenciaIngeniero De Diseño Ic SéniorIngeniero DftIngeniero De Diseño LógicoIngeniero De Diseño Físico Soc